返回列表

基于FPGA的數(shù)據(jù)中心Load Balancer加速解決方案

恒揚(yáng)數(shù)據(jù)基于FPGA的數(shù)據(jù)中心LoadBalancer加速解決方案通過(guò)提供高性能網(wǎng)關(guān)加速服務(wù),可以幫助客戶數(shù)倍提升基于軟件的網(wǎng)絡(luò)LoadBalance性能,快速緩解數(shù)據(jù)流量激增帶來(lái)的性能壓力,并大幅削減擴(kuò)容帶來(lái)的費(fèi)用開(kāi)支。


方案優(yōu)勢(shì)

項(xiàng)容量:

表項(xiàng)容量最大可達(dá)512M(DDR 16GB * 4),單條表項(xiàng)最長(zhǎng)72B。

極致連接創(chuàng)建性:

連接的創(chuàng)建性能最大可達(dá)200Mcps,傳統(tǒng)CPU創(chuàng)建連接的速度約2.7 Mcps。

超高的查表轉(zhuǎn)發(fā)性能:

查表轉(zhuǎn)發(fā)性能最大可達(dá)200Mpps,傳統(tǒng)CPU轉(zhuǎn)發(fā)性能10Mpps

低轉(zhuǎn)發(fā)延遲:

1518長(zhǎng)度的數(shù)據(jù)報(bào)文轉(zhuǎn)發(fā)延遲可低至1.7us。

更少的場(chǎng)景限制:

例如:只有較少的連接數(shù)量但其中有一個(gè)連接在某個(gè)時(shí)間段輸入達(dá)到70Mpps而其他連接速率較低的場(chǎng)景下CPU受限于單core的處理性能無(wú)法適應(yīng)這類場(chǎng)景一定會(huì)出現(xiàn)丟包的問(wèn)題,而基于FPGA的方案完全不受限于此。

更多空閑CPU資源:

用戶場(chǎng)景下,只需要使用少量CPU資源處理少量特殊報(bào)文以及hash沖突的報(bào)文,可以有更多的CPU剩余資源用于其他工作。

超低hash沖突率:

可以提供多種hash算法靈活調(diào)配,兩級(jí)規(guī)則表可以使沖突率小于1%。

支持簡(jiǎn)單的流控管理,數(shù)量大于1W條。

支持多種協(xié)議轉(zhuǎn)換類型(VxLAN、IPinIP、GRE)。